高手进阶,终极内存技术指南——完整/进阶版

来源: 作者:存储时代 赵效民 2007-10-24 出处:pcdog.com

access  ios  安全  双通道  协议  
上一页 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 下一页 

明日之星——DDR-Ⅱ与DDR-Ⅲ(三)

1、DDR-Ⅱ内存图赏

高手进阶,终极内存技术指南——完整/进阶版(图八十九)

高手进阶,终极内存技术指南——完整/进阶版(图九十)

高手进阶,终极内存技术指南——完整/进阶版(图九十)

高手进阶,终极内存技术指南——完整/进阶版(图九十二)

Micron公司的DDR-Ⅱ 533内存与DDR-Ⅱ分析/检测卡,它用来分析DDR-Ⅱ内存的工作情况,并依此对内存的内部设计进行改进,值得注意的是系统平台用的是令人怀念的Micron自己的芯片组

高手进阶,终极内存技术指南——完整/进阶版(图九十三)

三星公司展示的DDR-Ⅱ 533内存模组,模组标准为PC4300,相应的,如果是DDR-Ⅱ 400将是PC3200

高手进阶,终极内存技术指南——完整/进阶版(图九十四)

Elpida公司的DDR-Ⅱ内存模组,银光闪闪的CSP封装显得与众不同

2、DDR-Ⅱ时代的封装技术

可以肯定的是TSOP-II将在DDR-Ⅱ时代彻底退出内存封装市场。并且将会出现改良型的CSP——WLP(Wafer Level Packaging,晶圆级封装),它是比CSP更为贴近芯片尺寸的封装方法,由于在晶圆上就做好了封装布线,因此在可靠性方面达到了更高的水平。不过,外在的模样仍与现在的CSP封装差不多,WLP更多的改进是在其内部。

另外值得一提的是为了应付更高容量的需求而采用的SiP封装技术,它是System-in-a-Package的缩写,有时又称之为Stacked Pakage,可以看作是一种集成封装技术。它将多枚内存芯片核心堆叠在一起,然后统一封装成一颗芯片,在有限的面积内通过充分利用空间达到容量倍增的目的。SiP并不是内存中专用的封装技术,原来是用于多种不同功能的芯片统一封装(如一颗嵌入式CPU+DRAM芯片)。

高手进阶,终极内存技术指南——完整/进阶版(图九十五)

目前的SiP技术可以在CSP的基础上最多堆叠4枚内存芯片(上图可点击放大)

3、DDR-Ⅲ简介

DDR-Ⅲ的设计始于2001年5月,目前只有一个大概的规格。按照JEDEC的计划,DDR-Ⅲ将在2007年正式出台,数据传输率至少从667MHz开始,预取数据容量大于4bit(很可能采用RDRAM那样的8bit设计),而且工作电压比1.8V更低,寄生干扰也将进一步减少。显然,它离我们更是遥远,还不到谈论它还的时候,要知道半导体技术日新月异, DDR-Ⅲ完全有可能因此而中途改变设计。在此,我们就当个小花边新闻吧。



上一页 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 下一页